This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(11) Patent Application Release

(12) PUBLIC PATENT REPORT (A) Hei.3 [1991]-53171

(43) Released: 3/7/91

(51) Int. C1.5 ID symbol Agency Control No.

G 01 R 1/067 H Cl L 21/66

 Ξ 6723-2G 3 7013-5F

Examination request: not yet requested

Items in request: 2 (Total 9 pages)

Name of Invention: Semiconductor Integrated-Circuit (54) Testing Device

(21) -- Patent application: Hei.1 (1989) -187721

(22)Applied for: 7/20/1989

(72)Inventor: Yasuhiko Tando

c/o Fujitsu, Ltd. 1015 Kami-Odanaka

Nakahara-ku, Kawasaki-shi Kanagawa Prefecture [Japan]

(71) Applicant: Fujitsu Ltd.

1015 Kami-Odanaka

Nakahara-ku, Kawasaki-shi Kanagawa Prefecture [Japan]

(74)Agent: Keizo Okamoto, Patent Attorney

Specifications

1. Name of invention:

Semiconductor Integrated-Circuit

Testing Device

2. Scope of patent application

1) In a semiconductor integrated-circuit (Hereafter, IC--translator) testing device which is equipped with at least a semiconductor test-processing means (11), a group of multiple measuring electrodes (12) connected to said semiconductor testprocessing means (11), a stage-drive means (13) to mount and move a test object (15) and a test control means (14) to control the said semiconductor test-processing means (11) and stage-drive means (13), and which vertically aligns the said test object (15) with the group of measuring electrodes (12) after which it tests the said test object (15) --

A semiconductor IC test device characterized by having the aforesaid group of measuring electrodes (12) equipped with contacts (12a) that are square in cross section or square in cross section with multiple projections made on the side for contacting the aforesaid test object (15).

2) A semiconductor integrated circuit testing device which is as in Patent Application Item 1 and which is characterized by one contact (12a) of the measuring electrode group (12) contacting one or more of the contacted electrodes (15a) of the aforesaid test object (15).

3. Detailed explanation of invention

Summary:

Bearing on a semiconductor IC testing device, and particularly on a device that makes the measuring electrode group contact the semiconductor chip's pad electrode group, --And for the purpose of doing good precision tests by having the said measuring electrode group and pad electrode group make contact not at one point but actively make one measuring electrode contact multiple pad electrodes so as to reduce such things as contact drop-off that influence the measuring voltage, --A first device equipped at least with a means for sémiconductor test-processing, a group of multiple measuring electrodes connected to the above means for semiconductor test-processing, a means for moving a stage on which test objects are set and moved about, and a test-control means to control the above semiconductor testprocessing means and stage-drive means; this same device also being so made that the above group of measuring electrodes on the semiconductor IC for later testing the said test object include installed contacts that are square in cross section or square in cross section and have multiple projections on the side in contact with the above test object, --A second device made with the capacity for one contact of the first device's measuring electrode group to contact one or more of the above test object's electrodes.

Field for commercial utilization: This invention is one bearing on a semiconductor IC testing device and more specifically bearing on a testing device which makes a measuring electrode group contact a semiconductor chip's pad electrode group and test such things as its integrated circuits. In recent years, with the higher integration and high miniaturization of semiconductor IC devices, there is a trend for pad electrodes placed on one chip to number from dozens to hundreds. So, there is demand for test devices which, in supplying a testing voltage to the said integrated circuits, can attain contact under good electrical

conditions betwon the pad electrode group (d the measuring electrode group.

Usual technology: Figures 6 and 7 are diagrams illustrating the usual case. Fig. 6 diagrams the makeup of the usual semiconductor IC testing device.

In the figure, the testing probe device's semiconductor IC testing device consists of semiconductor test-processing circuit 1, multiple probe needles (measuring electrode group) 2b attached to probe body 2a, stage-drive device 3 which mounts semiconductor device 5 and moves on X, Y and Z axes, and test control device 4 that controls inputs and cutputs of semiconductor test-control circuit 1, stage-drive device 3, etc.. The function of the said device is to position probe needle 2b vertically with respect to pad electrode 5a of semiconductor chip 5 incorporating various types of electrical circuits, and then to make probe needle 2b contact pad electrode 5a so as to do various functional and operating tests of the electrical circuits within said semiconductor chip 5.

Also, the same figure's diagram within the dotted circle shows a situation where pad electrode 5a supplying the source voltage is contacting probe needle 2b.

In this same part of the figure, as semiconductor ICs become highly integrated and miniaturized, pad electrode 5a supplying the power lines up with 2~3 patterns just as do other pad electrodes inputting signals, and connecting them to internal power-source lines L. This achieves a lessening of voltage dropoff due to rationalizing power-supply handling which accompanies the higher integration, miniaturizing and transistor operation of semiconductor ICs. I.e., it increases the volume of supplied current. Also, one can improve the volume of current supplied by increasing pad electrode size; but that will invite delayed power supply processing due to such things as surface effects from high-frequency traits.

So, when doing power supply tests, one must make each probe needle 2b contact pad electrode 5a.

Problems invention seeks to resolve: Figures 7(a) and (b) are diagrams showing the problems with the usual case. Figure (b) shows an enlarged probe needle 2b.

In the figure, e.g., with a $10\times10\text{mm}$ semiconductor chip made with some 300-400 pad electrodes 5a with a width of some $500\mu\text{m}$, probe needles 2b naturally match the number of pad electrodes. Their installed thickness θ 1 will be $200\text{-}300\mu\text{m}$ and the thickness θ 2 of their points will be some $30\text{-}50\mu\text{m}$. Also their arm length ℓ will be some 10mm.

So, with the higher integration and density of semiconductor IC devices and the narrowing of the pitch at which pad electrodes 5a

are made, probe meedles 2b naturally and incritably become narrowed as well.

This same figure (b) shows equivalent circuits between probe body 2a and electrodes 5a.

In this figure, R(is the parasitic resistance of probe needle 2b and is determined by the material of probe needle 2b, its arm length (and sectional area S. Rc is the contact resistance and is determined by the area of contact between probe needle 2b and pad electrode 5a and the conditions of their contact surfaces. Hence, the equivalent resistance between probe body 2a and pad electrode 5a becomes R(+ Rc.

When doing functional and operational tests of the electrical circuits in the usual semiconductor chip 5, one makes probe needle 2b contact three pad electrodes 5a and passes a current, as in the dotted circle of Fig. 6. This will make the equivalent resistance between the power source and electrodes 5a be 1/3 R@ + Rc.

However, due to the higher density and higher integration of semiconductor ICs, the trend is for this equivalent resistance to increase as probe needles 2b become ever tinier.

Due to this, voltages impressed by semiconductor test-processing circuits based on design data bring about a drop-off in the said equivalent-resistance voltage, and the internal power lines L in semiconductor chip 5 do not boost as they are designed to do.

This causes such problems as the output level of ECL (emitter coupled logic) circuits not rising to design level due to power source voltage VCC not reaching design level, standard voltage VREF dropping and, while nothing is wrong with the semiconductor ICs, the semiconductor test-processing circuits of the testing device give wrong and poor findings.

This invention was devised after considering such problems with the usual case; and it has the goal of providing a semiconductor IC-testing device that does not have a single contact point between the measuring-electrode group and the pad-electrode group but actively makes one measuring electrode contact multiple pad electrodes, reduces things like contact drop-off in the measuring voltage and so enables testing with good precision.

Means to resolve problems

Figure 1 diagrams the principles of this invention's semiconductor IC-testing device.

The first device is a semiconductor IC-testing device equipped at least with semiconductor test-control means 11, a group of multiple measuring electrodes connected to above semiconductor test-control means 11, stage-drive means 13 mounting and moving test

object 15, and st-control means 14 to con of the above semi-conductor test-control means 11 and stage-drive means 13. It also positions vertically the above test object 15 and measuring electrode group 12, and then tests said test object 15. The above measuring electrode group 12 is characterized by having square cross-section contact 12a or square cross-section contact 12a with multiple protrusions on the side contacting above test object 15.

The second device is characterized by one contact 12a of the first device's measuring electrode group 12 contacting one or more of the contacted electrodes 15a of above test object 15.

Effects: In this invention's first device, contact 12a of measuring electrode group 12 is square in cross-section or has multiple protrusions installed on its contacted side.

Due to this, whereas the usual probe needle makes a single-point contact, by making contact 12a square in cross section one can get surface contact between contacted electrode 15a of test object 16 and contact 12a. Similarly, in contrast to the usual case's one-point contact, by installing multiple protrusions on the contacted side of contact 12a, one can get many contact points between test object 15's contacted electrodes 15a and contact 12a.

Consequently, since the area of contact is greater than the usual case, contact resistance is reduced, making it possible to lessen contact drop-off due to this.

This means one can do testing of test object 15 with good precision.

Also, with this invention's second device contact 12a makes contact with one or more of test object 15's contacted electrodes 15a.

So, although three probe needles 2b as in the usual case are contacting the common power source, one can avoid the situation of dealing one to one with probe needles 2b and the pad electrode group. So, by having probe needles 2b that usually connect to a common power source combined as one square probe needle one can make its cross-sectional area greater than the usual case, thus enabling one to reduce its own parasitic resistance with the square probe needle.

Thereby, such problems as greater contact drop-off are reduced compared to the first device, and it becomes possible to test the test object 15 with good precision.

Examples of application

Next I will explain examples of applying this invention while referring to the figures.

Figures 2-5 are .agrams illustrating a case of applying this invention's semiconductor IC-testing device.

(i) Explanation of first application example

Figure 2 shows a diagram of the first application example of this invention's semiconductor IC-testing device.

In the figure, 21 is a semiconductor-testing logic circuit as one example of semiconductor test-management means 11, and is an LSI tester doing logic-operation and function testing of semiconductor chip 25 which combines a variety of electrical circuits. 22 is the probe card for one example of measuring electrode group 12, and receives semiconductor chip 25's pad electrode data. Probe card 22 consists of probe body 22 and probe needle 22b. Probe card 22 may be interchanged according to the integration size of the semiconductor chip (LSI chip) forming semiconductor chip 25.

The diagram within the dotted line in the same figure enlarges probe needle 22b and shows the situation where its contact 22c is contacting pad electrode 25a of semiconductor chip 25. I will explain contacts 22 with Figure 3.

23 is one example of the stage-drive device of stage-moving means 13 and is what shifts the stage-mounted semiconductor chip 25 in the X, Y and Z axes. 24 is an example of the test-control device of test-control means 14, and controls the inputs and outputs of semiconductor-testing logic circuit 21 and stage-drive device 23.

Figs. 3(a) and (b) are diagrams illustrating the probe needles of the first application example of this invention. Figure (a) is a side view, while (b) shows a frontal view.

In (a), contact 22c has multiple protrusions 22d that seem to dig into semiconductor chip 25's pad electrode 25a. And, in (b) contact 22c has a cross section that is rectangular so that it can simultaneously contact three of semiconductor chip 25's pad electrodes 25a.

Also, as the material for contact 22a, I use such soft metals as BeCu or Pd. These are used because plating the LSI chips' electrodes with Au (gold) or lead (Pd) serves to reduce their contact resistance.

Moreover, pad electrodes 25a for this application example of the invention are what supply power; and I arrayed three pad electrodes for inputting signals. Also, they connectto internal power lines L in semiconductor chip 25.

These, then, make up the semiconductor IC-testing device for this example of this invention.

Next I will exp. in the operation of the telling device of this application example of the invention.

First, before semiconductor IC testing, one mounts semiconductorchip 25 on the stage, setting it in a level position. At this point, the stage-drive device is controlled by first control signal S1 from test-control device 24.

Next, the horizontally set stage is moved on two axes to position probe needle 22b vertically above pad electrode 25a of a certain LSI chip. At this time, contact detectors not shown in the figure detect contact between pad electrode 25a and probe needle 22b. By inputting the said detection signal, test-control device 24 halts stage-drive device 23.

This enables contact 22c to make contact with (dig into) pad electrode 25a.

After that, just as in the usual case, a second control signal S2 is output from test-control device 24 to semiconductor-test logic circuit 21; and-based on the said second control signal S2-the LSI chip's logic testing and operating tests are run through.

For instance, when the LSI chip has an ECL circuit, test voltage is impressed from semiconductor-testing logic circuit 21 to pad electrode 25a. The voltage resulting from that test is input from other pad electrodes to semiconductor-testing logic circuit 21. This enables one to judge whether the said LSI chip is good or not.

This is how contact 22c of probe needle 22b is used in its square cross-section form and protrusions 22d on its obverse side are put to use in the first application example of this invention.

So, whereas the usual probe needle has a single point of contact, due to the protrusions 22d multiplely installed on contact 22c, multiple contacts can be made by the said contact 22c with semi-conductor chip 25's pad electrode 25a. Hence, compared to the usual case, the contact area is larger and contact resistance is reduced, thus making it possible to reduce contact drop-off.

This in turn enables one to test ECL circuits in semiconductor chip 25 with good precision.

(ii) Explanation of second application example

Figures 4(a) and (b) are diagrams illustrating the probe needle for the second application example of this invention, with (a) being a side-view and (b) being a frontal-view diagram for this example.

In (a) and (b) this second application example differs from the first example in that protrusions 22d are not installed on contact 22e. Furthermore, whereas the first application example's

contact 22c is lelf a probe needle 22b, in his second application example I used tungsten for probe needle 22b and BeCu or Pd for contact 22e.

The other components are the same as in the first application example and are omitted from this explanation.

With the second application example thus constituted, contact 22e of probe needle 22b is made with a square cross section, and tungsten is used for the arm portion of said probe needle 22b..

So, whereas the usual probe needle makes one-point contact, making contact 22e square in cross section enables pad electrode 25a of semiconductor chip 25 to make surface contact due to its good springiness (hardness). Hence, since the contact area is greater than in the first example, contact resistance is considerably reduced, and it therefore becomes possible to reduce such things as contact drop-off.

Thus, just as with the first application example, one can conduct tests of semiconductor chip 25 with good precision.

(iii) Explanation of third application example

Figures 5(a) and (b) are diagrams illustrating the probe needle for the third application example of this invention, with (a) giving the side view and (b) showing a frontal view.

What differs here from the first and second application examples is that, whereas probe needle 22b of the first application example was made of the same material as contact 22c, here in the third example I used tungsten for the arm part of probe needle 22b as in the second example and used BeCu and Pd for contact 22f while putting protrusions 22d on each.

Thereby, the probe needle it shares with the first and second application examples enables one to do such tests as functional and operational testing of the ECL circuits in semiconductor chip 25 with good precision.

In this way, with application examples 1, 2 and 3, contacts 22c, 22e and 22f continuously contact three pad electrodes 25a of semiconductor chip 25.

Because of this, although three probe needles 22b in the usual case are connected to a common power source, one can avoid the situation of probe needles 22b and pad electrodes having to correspond one on one. Hence, combining probe needles 22b which usually are connected to a common power source into a single square probe needle lets one make the cross section larger than in the usual case. This in turn can reduce the self-parasitic resistance for the square probe needle and enables one to reduce voltage drop-offs caused by said parasitic resistance.

This enables one to further reduce contact drop-off compared to the usual testing device and to conduct semiconductor IC testing with good precision.

Invention's effectiveness

As explained above, with this invention one can achieve multipoint contact or surface contact between the test object's pad electrodes and probe needle with a square cross-section or having protrusions on the obverse side.

Because of the good electrical contact conditions thus possible between probe needles and pad electrodes, one can reduce contact drop-off in the test object's measuring voltage and eliminate misjudgments due to input margin shortages of the test body.

Thus, it contributes greatly to manufacturing semiconductor IC-testing devices of high reliability.

4. Simple explanation of figures

Figure 1 is a diagram of the principle for this invention's semiconductor IC-testing device.

Figure 2 diagrams the makeup of the first application example of this invention's semiconductor IC-testing device.

Figures 3(a) and (b) are diagrams illustrating the probe needle for this invention's first application example.

Figures 4(a) and (b) are diagrams illustrating the probe needle for this invention's second application example.

Figures 5(a) and (b) are diagrams illustrating the probe needle for this invention's third application example.

Figure 6 diagrams the makeup for the usual semiconductor IC-testing device.

Figures 7(a) and (b) are diagrams illustrating the problems of the usual case.

Explanation of Key Symbols

1 Semiconductor test-processing ciruit

2a ... Probe body

2b ... Multiple probe needles

3 Stage-drive device

4 Test-control device

5 Semiconductor device

5a ... Pad electrode

11 ... Means for semiconductor test processing

12 ... Group of measuring electrodes

12a .. Contact

13 ... Stage-dr : means
14 ... Test-control means

15 ... Test object

21 ... Semiconductor-testing logic circuit 22 ... Probe card 22b .. Probe needle

22c .. Contact

22d .. Protrusions

22e .. Contact 22f .. Contact

23 ... Stage-drive device 24 ... Test-control device 25 ... Semiconductor chip 25a .. Pad electrode

Applicant:

Fujitsu, Ltd.

Agent:

Keizo Okamoto, Patent attorney

(54) DATA CHECK DEVICE FOR- UTOMATIC ANALYZER

(11) 3-53169 (A) (43) 7.31 (19) JP


(21) Appl. No. 64-187352 (22) 21. . . 89

(71) HITACHI LTD (72) NORIKO IIIZUMI(1)

(51) Int. Cls. G01N35/00//G06F3/02,G06F11/00

PURPOSE: To improve the operability by dividing data check logics into groups by analysis items and retrieving combinations of data check logics, whose discrimination results contradict each other, out of these data check logics to dissolve contradictions.

CONSTITUTION: Combinations of logics (whose contradictions may be detected by a contradiction detecting part 5) are detected from data check logics (inputted to a data check logic register part 4) and are outputted to an input/output device 9, and contradiction dissolution data is stored in a contradiction dissolution information setting part 6. A communication processing part 3 reads out check data from an automatic analyzer 1 or the device 9, and a data check processing part 7 checks data by data check logics. A contradiction dissolving part 8 refers to contradiction dissolution information stored in the setting part 6 to dissolve contradictions with respect to data check results. Since combinations of data check logics which may contradict each other out of individual data check logics are automatically discriminated, it is unnecessary to verify individual data check logics and the operability is improved.



2: central control part, at data check device

(54) FLOW VELOCITY SENSOR

(11) 3-53170 (A) (43) 7.3.1991 (19) JP


(21) Appl. No. 64-186092 (22) 20.7.1989

(71) TOKYO GAS CO LTD(3) (72) KATSUTO SAKAI(7)

(51) Int. Cl⁵. G01P5/08,G01F1/00

PURPOSE: To prevent the damage of a flow velocity sensor chip and a wire bond by attaching pins around the flow velocity sensor chip on a substrate without disturbing the current of a fluid to be measured.

CONSTITUTION: Through holes of the substrate the pierced by pins 5, and the height of projection of pins 5' from the surface of the substrate is made properly higher than that of a wire bond 3. Since pins 5' are arranged in parallel with the current direction of an arrow 6 and do not exist in the front of a chip 2, the current of the fluid to be measured is not disturbed by attachment of pins 5, and detection of the flow velocity is not affected. The chip 2 and the wire bond 3 are protected by pins 5' and are hardly damaged though a flow velocity sensor is dropped.



(54) SEMICONDUCTOR INTEGRATED CIRCUIT TESTING DEVICE

(11) 3-53171 (A)

(43) 7.3.1991 (19) JP


(21) Appl. No. 64-187721 (22) 20.7.1989


(71) FUJITSU LTD (72) YASUHIKO TANDO

(51) Int. Cl3. G01R1/067,H01L21/66

PURPOSE: To improve accuracy in test by making the cross-sectional shape of the contactor of a measuring electrode group square or providing plural projections on the surface to be contacted of the contactor.

CONSTITUTION: By making the cross-sectional shape of the contactor 12a of the measuring electrode group 12 square, the electrode 15a to be contacted is made to plane-contact with the contactor 12a so as to reduce contact resistance. Otherwise, plural projections are provided on the surface to be contacted of the contactor 12a and the electrode 15a is made to multipoint-contact with the contactor 12a so as to reduce the contact resistance, thereby performing the test with high accuracy.





⑲ 日本国特許庁(JP)

10 特許出願公開

@ 公開特許公報(A) 平3-53171

Int. Cl. 5

識別記号

庁内整理番号

四公開 平成3年(1991)3月7日

G 01 R 1/067 H 01 L 21/66 B 6723-2G B 7013-5F

審査請求 未請求 請求項の数 2 (全9頁)

②発明の名称 半導体集積回路試験装置

②特 頭 平1-187721

②出 類 平1(1989)7月20日

⑩発明者 丹藤

安彦

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 顋 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

邳代 理 人 弁理士 岡本 啓三

明 細 き

1. 発明の名称

半導体集積回路試験装置

2. 特許請求の範囲

(1)少なくとも、半導体試験処理手段(11)と、 前記半導体試験処理手段(11)に接続された複 数の測定電極群(12)と、被試験物体(15) を処置して駆動するステージ駆動手段(13)と、 前記半導体試験処理手段(11)及びステージ駆動手段(13)を制御する試験制御手段(14) とを具備し、前記被試験物体(15)と測定電板 群(12)とを重直位置合わせし、その後、跨被 試験物体(15)の試験をする半導体集積回路試 級装置において、

前記測定型採品(12)は、新面角形状、6しくは、前記被試験物体(15)に接触する例に預数の突起を形成した断面角形状の接触子(12a)を設けていることを特徴とする半導体集積回路試験装置。

(2) 請求項1 記載の半導体集積回路試験装置であ

って、測定電極群(12)の一つの接触子(12 a)が前記被試験物体(15)の被接触電極(15a)の一つ又はそれ以上に接触することを特徴とする半導体集積回路試験装置。

3. 発明の詳細な説明

【挺要】

半導体集積回路試験装置、特に半導体チップの パッド電極群に測定電極群を接触させて、その集 積回路等の試験をする装置に関し、

該測定電極群とパッド電極群とを一点接触することなく、積極的に一つの測定電極で複数のパッド電極に接触して、測定電圧に係る接触降下等を低減し、精度良い試験を行うことを目的とし、

第1の数辺は、少なくとも、半導体状験処理手段と、前記半導体状験処理手段に接続された複数の測定電極群と、彼は験物体を放置して駆動するステージ駆動手段と、前記半導体は験処理手段及びステージ駆動手段を制御する試験制御手段とを具備し、前記被試験物体と測定電極群とを重直位置合わせし、その後、接被試験物体の試験をする

半導体集構回路試験装置において、前記測定電極 群は、新聞用形状、もしくは、前記域試験物体に 接触する側に複数の突起を形成した新聞角形状の 接触子を設けていることを含み構成し、

第2の装置は、第1の装置の測定電極群の一つの接触子が前記被試験物体の被接触電極の一つ又はそれ以上に接触することを含み構成する。

〔産業上の利用分野〕

本発明は、半導体集積回路試験装置に関するものであり、更に詳しく言えば半導体チップのパッド電極群に測定電極群を接触させて、その集積回路等の試験をする試験装置に関するものである。

近年、半導体集積回路装置の高集積化、超散铝化に伴い、1チップに対してパッド電極等が数十 一数百本程度もしくはこれ以上設置される傾向にある。

これによれば、該集積回路に試験電圧を供給する際に、パッド電極群と測定電極群とを電気的良好な状態で接触させることができる試験装置の要

るパッド電板5aとプローブ針2bとの接触している状態を示している。

同円内図において、半導体集積回路の高葉積、 説知化に伴って、電源を供給するパッド電優5 a は、他の信号を入力するパッド電優と同じパター ンのものを2~3個を並べ、それが内で電源の のものを2~3個を並べ、それが内で電源の に接続されている。これは、半導体集積回路のに伴う 型が、微知化及びトランジス動作の高速化に伴う 型が、微知での合理化、すなわち電流供給量をおいて では、ないである。ないである。ないである。ないである。ないである。ないである。ないである。ないでは、 についてできるが、、高により電源供給処理に遅延を招くことがある。

従って、電源供給試験を行う場合、プロービング針2 b を個々のパッド電振5 a に接触させる必要がある。

(発明が解決しようとする課題)

37 図 (a) . (b) は、従来例の問題点に係る説明図であり、同図 (b) は、プローブ計 2 b

(従来の技術)

望がある。

第6. 7図は、従来例に係る説明図である。

第6図は、従来例の半導体集積回路試験装置に 低る構成図を示している。

図において、試験用プローピング装置等の半導体集積回路は、半導体は疑処理回路1とプローブ体2aに取り付けられた複数のプロでは、半導体装置5を設置3十(測定電極群)2 b と、半導体は疑処理回路1 やステージ駆動装置3 等の人出力を制御する試験制御電気を担められる。また、接続置の機能は、各種電気の発を出するし、その後に対するである。とを登して、後半導体チップ5内の電気の機能は緩や動作は、接続をするものである。

また、同図の破線円内図は、電源電圧を供給す

の拡大図を示している。

図において、例えば半導体チップ10×10 (mm)に幅 500 (μm) 程度のパッド は 5 a が 300~ 400 本程度形成された場合、プロープ針 2 b は 当然パッド で 極致と同じ数になり、その取 り付け部の太さ ∮ 1 は 200~ 300 (μm) 程度で あり、その先端部の太さ ∮ 2 は 3 0~5 0 (μm) 程度となる。また、その腕の長さ 2 は 1 0 (mm) 程度である。

従って、半導体集積回路設置の高集積化、高密 度化によりパッド電腦5aの形成ピッチも狭くな くことから、当然プロープ計2bも記状化を余儀 なくされる。

同図(b)は、プローブ体2 a とパッド電振5 a との間の等価回路を示している。

面の状況により以定されるものである。従って、 プローブ体2aとパッド電阪5aとの間の等価氏 抗はRe+Rcとなる。

ところで、従来例の半導体チップ 5 内の電気回路等の機能は駐や動作は駐をする場合、第 6 図の 破線円内図のように、パッド電低 5 a の 3 個にプローブ計 2 b を接触させて電波を供給している。 これにより、電波とパッド電極 5 a との間の等価 抵抗は 1/3 R ℓ + R c になる。

しかし、半導体集積回路の高密度、高集積化に よりプローブ針2 b が益々組状化することから段 等価紙抗の増加の傾向にある。

このため、設計データに基づいて半導体試験処理回路より印加された電圧が、該等価抵抗の電圧 矩下(以下接触延下という)を生じ、半導体チップ 5 内の内部電源線しが設計通りに昇圧しないことがある。

これにより、例えば電源電圧VCCが設計値に 到達しないことからECL(Emitter Coupled Lo gic)回路の出力レベルが設計値まで上昇しなか

段13を制御する試験制御手段14とを具備し、前記域試験物体15と測定電隔群12とを垂直位 置合わせし、その後、該被試験物体15の試験を する半導体集積回路試験装置において、前記選定 電極群12は、断面角形状、もしくは、前記被試 験物体15に接触する側に複数の突起を形成した 断面角形状の接触子12aを設けていることを特 位とし、

第2の装置は、第1の装置の測定電極群12の 一つの接触子12aが前記被試験物体15の被接 触電極15aの一つ又はそれ以上に接触すること を特徴とし、上記目的を達成する。

(作用)

本発明の第1の設定によれば、測定は抵罪12 *の扱触子12aは断箇角形状、又はその被接触固 に複数の突起が設けられている。

このため、従来例のプローブ針が一点段触するのに対して、接触子12aを断固角形状にすることにより値試験物体16の波接触環極15aと投

ったり、各球電圧VREFが降下し、半導体集長 回路には不具合が無いにも拘らず、試験装置の半 導体試験処理回路が誤って不良の料定をするとい う問題がある。

本発明は、かかる従来例の問題点に指み創作されたものであり、測定で極群とパッドで極群とを 一点接触することなく、積極的に一つの測定な極 を複数のパッド電極に接触させて、測定電圧に係 る接触矩下等を低減し、構成良い試験を行うこと を可能とする半導体気積回路試験装置の提供を目 的とする。

(課題を解決するための手段)

第1図は、本発明の半導体集積回路試験装置に 係る原理図を示している。

その第1の衰退は、少なくとも、半導体試験処理手段11と、同記半導体試験処理手段11に接続された複数の測定電極群12と、被試験物体15を競躍して駆動するステージ駆動手段13と、前記半導体試験処理手段11及びステージ駆動手

触子12 a とを面接触とすることができる。同様に、従来例の一点接触に対して、接触子12 a の被接触面に突起を複数設けることにより、被試験物体15 の被接触電腦15 a と接触子12 a とを多点接触とすることができる。

従って、従来例に比べて接触面積が多くなることから、接触抵抗が低波され、これによる接触発 下を減少させることが可能となる。

これにより、特度良い被法級物体 I 5 の試験を 行うことが可能となる。

また、本発明の第2の装置によれば接触子12 aが被試験物体15の被接触電機15aの一叉は それ以上接触している。

このため、従来例のようにブローブ針2 b 3 木が共通の世辺に侵伐されるのにも拘らず、ブローブ針2 b とパッド電板群とを l 対 l に対応させるという事題を免れることができる。 従って、 従来共通電源に侵抗されていたブローブ針2 b をまとめて l 木の四角形状のブローブ針とすることにより、その断面積を従来例に比べて多くすることが

できることから、四角形状のプローブ計に係る自己の寄生抵抗そのものも減少させることが可能と なる.

これにより、第1の装置に比べて一層接触降下等が減少し、特度良い波は緩動体15のは緩を行うことが可能となる。

(実施例)

次に図を参照しながら本発明の実施例について 説明をする。

第2~5回は、本発明の実施別に係る半導体集 権回路試験装置を説明する図である。

(i) 第1の実施例の説明

第2図は、本発明の第1の実施例の半導体集積 回覧は験装置に係る構成図を示している。

図において、21は半導体試験処理手段11の一実施例となる半導体試験論理回路であり、各種電気回路を組み込んだ半導体チップ25の論理動作や機能試験をするLS[テスタである。22は、測定電極群12の一実施例となるプローブカード

はその側面図、同図 (b) はその前面図をそれぞれ示している。

同図(a)において、接触子22cは複数の突 起部22dを有し、半球体チップ25のパッド電 院25aに太い込ませるようにしている。また同 図(b)において、接触子22cの断面は長方形 状をしており、半導体チップ25のパッド電医2 5aの3個を同時に接触することができる。

また、接触子22aの材質はBeCuやPd等の飲質 金属を用いている。これは、LS(チップのパッ ド電極等がAu(金)やPd(鉛)メッキにより形成 されるため、その接触低抗の低減を図ることから 用いられる。

なお、木発明の実施例に係るパッド電板25 a は、電源を供給するものであり、信号を入力する パッド電極を3個並べたものである。また、半導 体チップ25内で内部電源線しに接続されている ものとする。

これらにより、本発明の実施例に係る半導体集 祇回路は験装置を構成する。 であり、半導体チップ25のパッド電極情報を投受するものである。プローブカード22は、プローブル22とプローブ針22 b から成る。プローブカード22は、半導体チップ25に形成された半導体チップ(LSIチップ)の集積規模に応じて交換される。

同図の玻璃円内図は、プローブ針22 bの拡大図であり、その接触子22 cと半導体チップ25のパッド電腦25 a とが接触している状態を示している。なお、接触子22 c については第3回で説明をする。

23は、ステージ駆動手段13の一実施例となるステージ駆動装置であり、半導体チップ25を 設置したステージをX.Y.Z方向に移動するものである。24は試験制御手段14の一実施例となる試験制御装置であり、半導体試験論理回路2 1及びステージ駆動装置23の入出力を制御するものである。

第3図(a). (b)は、本発明の第1の実施例に係るプローブ針の説明図であり、同図(a)

次に本発明の実施例に係る試験装置の動作について説明する。

まず、半導体集積回路試験に先立ち、ステージに半導体チップ 2.5 を設置して、水平方向の位置合わせをする。この際に試験制御装置 2.4 から第1の制御信号 S.1 によってステージ駆動装置が制御される。

次いで、水平方向に位置合わせされたステージを2方向に移動して、半導体チップ25内の、ある一つのLSIチップのパッド電医25aとプローブ計22bとの垂直位置合わせをする。この際に、不図示の接触検知器等により、パッド電医25aとプローブ計22bとの接触を検知する。接触は号を入力した試験制質装置24がステージ報動装置23を停止する。

これにより、接触子22cをパッドは極25a ・に接触させる(女い込ませる)ことができる。

この後は、従来例と同様に、試験制御装置24 から第2の期間信号S2が半導体試験論理回路2 1に出力され、複第2の制削信号S2に基づいて、 LSIチップに二連試験や動作試験等を行う。

例えば、LSIチップがECL国際のような場合、半導体試験論理回路21から試験電圧がパッド電腦25aに印加され、他のパッド電腦等からその試験結果電圧が半導体試験論理国路21に入力される。これにより、該LSIチップの良否を判定することができる。

このようにして、本発明の第1の実施例によれば、プローブ計22bの接触子22cが新面角形状でその裏面に突起部22dが設けられている。

このため、従来例のプローブ計が1点接触するのに対して、接触子22cに複数設けられた突起部22dにより、半導体チップ25のパッド電極25aと接触子22cとを多点接触とすることができる。従って、従来例に比べて接触面積が多くなることから接触抵抗が低減され、これによる接触経下を減少させることが可能となる。

これにより、半導体チップ25内のECL回路 等の構度良い試験を行うことが可能となる。

とにより、半導体チップ25のパッド電極25a と該接触子22eとをパネ性(開性) 豊かに面接 触させることができる。従って、第1の実施別に 比べて接触面積が多くなることから、接触抵抗が 一層低減され、これによる接触路下等を減少させ ることが可能となる。

これにより、第1の実施例と同様に半導体チップ25の構度良い試験を行うことが可能となる。

(iii)第3の実施例の説明

第5図(a), (b)は、木珍明の第3の実施例に係るプロープ計の説明図であり、同図(a)はその側面図、同図(b)はその前面図をそれぞれ示している。

図において、第1. 第2の実施例と異なるのは、 ・第1の実施例のプロープ計22bが接触子22c を同一材料から形成するのに対し、第3の実施例 では、第2の実施例に係るプロープ計22bのア ーム部分にタングステンを使用し、接触子22f にBeCu、Pdを用い、さらにそれに突起部22dを

(前) の実施外の以明

第4図(a), (b)は、木発明の第2の実施 例に係るプローブ針の説明図であり、同図(a) はその側面図、同図(b)はその前面図を示して いる。

同図(a)、(b)において、第1の実施例と 異なり、第2の実施例では、突起部22dが接触 子22eに設けられていないものである。さらに、 第1の実施例の接触子22cがブローブ針22b その物であるのに対し、第2の実施例では、プロ ープ計22bにタングステン等を使用し、接触子 22eに8eCuやPdを用いるものである。

その他の構成物は第1の実施例と同様であるので説明を省略する。

このようにして第2の実施別によれば、プローブ針22bの接触子22eは断面四角形状をし、 該プローブ針22bのアーム部分はタングステン を使用している。

このため、従来のプローブ針が1点接触するの に対して、接触子22 eを断面四角形状にするこ

設けたものである。

これにより、第1、第2の実施例を併せ持つア ロープ針により、半導体チップ25内のECL回 数等の機能動作試験等を構度良く行うことが可能 となる。

このようにして、第1、第2、第3の実施例によれば、接触子22c、22e、22 [が半導体チップ25のパッド電極25aの3個に連続的に接触されている。

このため、従来例のようなプロープ針2b3本が共通のではに接続されるのにも向らず、プロープ針22bとパッドで極群とそし対しに対応させるという事態を免れることができる。従って、従来共通のではに接続されていたプロープ針とすることがことができる。このことから、四角形状のプロープ針に係る自己の寄生抵抗を減少することができ、資寄生低抗を原因とするで圧降下し減少させることが可能となる。

、持開平3-53171(6)

これにより、従来 . 験交流に比べて、一層後 独雄下等が減少し、積度良い半導体集積回路の試 験を行うことが可能となる。

(発明の効果)

以上説明したように本発明によれば、断面四角形状もしくは、裏面に突起を設けたプローブ針と被状験物体のパッド電隔とを多点接触もしくは面接触させることができる。

このため、プロープ針とパッド電極の間を電気 的良好な接触状態にできることから、 波は験物体 の固定電圧に係る接触矩下が減少し、 設測定電圧 の入力マージン不足による規制定を無くすことが 可能となる。

これにより、高信頼度の半導体集積回路試験装置の製造に寄与するところが大きい。

4. 図面の簡単な説明

第1図は、本発明の半導体集積回路試験装置に 係る原理図、

第2図は、本発明の第1の実施例の半導体集積

回路は秋波辺に ら構成図、

第3図(a). (b)は、本発明の第1の実施 例に係るプローブ針の説明図、

第4図(a)、(b)は、木発明の乳2の実施 例に係るプローブ針の説明図、

第5図(a). (b)は、本発明の第3の実施 例に係るプローブ計の説明図、


第6回は、従来例の半導体集積回路試験築置に 係る構成図、

第7図(a)、(b)は、従来別の問題点に係る説明図である。

(符号の説明)


- 11…半導体試験処理手段、
- 12…測定電優群、
- 13…ステージ駆動手段、
- 14…武装制钼手段、
- 1 2 a … 接肚子。

出願人 富士通妹式会社 代理人弁理士 岡本 啓三




本発明の半導体集積回路状験後低に係る原理図


第1图 Fig.1




本発明の第1の実施例の半導体集積回路試験装置に係る構成図 第 2 図 Fig. 2




本発明の第1の実施例に係るプロープ針の説明図 第 3 図 アバタ. 3




本発明の第2の実施例に係るプローナ針の説明図第 4 図 Fig



本発明の第3の実施例に係るプローブ針の説明図 第 5 図 Fig. ケ



従来例の半導体集積回路試験装置に係る構成図 第 6 図 万g.6



從来例の問題点に係る股明図 第 7 図 Fig.7

Abridged Translation of Citation (1)

Detailed Explanation of the Invention

Figs. 3(a) and 3(b) illustrates a probe stylus related to the first embodiment of the present invention. Fig. 3(a) is a side view, whereas Fig. 3(b) is a front view.

In Fig. 3(a), a contact element 22C has a plurality of projecting portions 22d to be bitten into a pad electrode 25a on a semiconductor chip 25. Also, in Fig. 3(b), the cross section of the contact element 22C is rectangular and can simultaneously contact three pad electrodes 25a on the semiconductor chip 25.